주문형 반도체 (ASIC) Floorplan 자동화 - Part III

본 글은 주문형 반도체(ASIC)의 복잡한 물리적 설계 단계인 Floorplan 자동화 프로젝트에 강화학습을 적용한 사례를 소개합니다. Naver Deview 21 발표 영상과 연계된 이 프로젝트는 약 1년 반에 걸쳐 진행되었으며, 특히 복잡한 문제에서 기존 반도체 설계 전문가들의 결과보다 더 적은 시간 안에 더 나은 성능의 배치를 생성하는 데 성공했습니다.

강화학습을 통해 소자들의 최적 위치를 학습하는 과정을 시각적으로 보여주며, 4차 산업혁명 시대에 증가하는 ASIC 수요에 맞춰 효율적인 설계의 중요성을 강조합니다. 이 프로젝트는 산업 현장의 난제를 해결하기 위한 Combinatorial Optimization Problem(COP)팀의 노력의 일환입니다.